【導(dǎo)讀】當(dāng)把多個(gè)功能復(fù)雜的程序集成到一個(gè)FPGA 上實(shí)現(xiàn)時(shí)，由于各個(gè)程序的數(shù)據(jù)通路及所占用的資源可能沖突，使得FPGA 控制模塊的結(jié)構(gòu)臃腫，影響了整個(gè)系統(tǒng)工作效率。通過(guò)FPGA 的多重配置可以有效地精簡(jiǎn)控制結(jié)構(gòu)的設(shè)計(jì)，同時(shí)可以用邏輯資源較少的FPGA 器件實(shí)現(xiàn)需要很大資源才能實(shí)現(xiàn)的程序。
現(xiàn)代硬件設(shè)計(jì)規(guī)模逐漸增大，單個(gè)程序功能越來(lái)越復(fù)雜，當(dāng)把多個(gè)功能復(fù)雜的程序集成到一個(gè)FPGA 上實(shí)現(xiàn)時(shí)，由于各個(gè)程序的數(shù)據(jù)通路及所占用的資源可能沖突，使得FPGA 控制模塊的結(jié)構(gòu)臃腫，影響了整個(gè)系統(tǒng)工作效率。通過(guò)FPGA 的多重配置可以有效地精簡(jiǎn)控制結(jié)構(gòu)的設(shè)計(jì)，同時(shí)可以用邏輯資源較少的FPGA 器件實(shí)現(xiàn)需要很大資源才能實(shí)現(xiàn)的程序。以Virtex5系列開(kāi)發(fā)板和配置存儲(chǔ)器SPIFLASH為基礎(chǔ)，從硬件電路和軟件設(shè)計(jì)兩個(gè)方面對(duì)多重配置進(jìn)行分 析，給出了多重配置實(shí)現(xiàn)的具體步驟，對(duì)實(shí)現(xiàn)復(fù)雜硬件設(shè)計(jì)工程有一定的參考價(jià)值。
當(dāng)FPGA 完成上電自動(dòng)加載初始化的比特流后，可以通過(guò)觸發(fā)FPGA 內(nèi)部的多重啟動(dòng)事件使得FPGA 從外部配置存儲(chǔ)器（SPI FLASH）指定的地址自動(dòng)下載一個(gè)新的比特流來(lái)重新配置。FPGA 的多重配置可以通過(guò)多種方式來(lái)實(shí)現(xiàn)。
電路原理：多 重配置的硬件主要包括FPGA 板卡和貯存配置文件的FLASH芯片。FPGA 選用XILINX公司Virtex-5系列中的ML507，該產(chǎn)品針對(duì)FPGA 多重配置增加了專用的內(nèi)部加載邏輯。FLASH芯片選用XILINX公司的SPI FLASH芯片M25P32，該芯片存貯空間為32 Mb，存貯文件的數(shù)量與文件大小以及所使用的FPGA 芯片有關(guān)。實(shí)現(xiàn)多重配置首先要將FPGA 和外部配置存儲(chǔ)器連接為從SPI FLASH加載配置文件的模式。
配置電路硬件連接框圖如圖1所示。在FPGA 配置模式中，M2，M1，M0為0，0，1，這種配置模式對(duì)應(yīng)邊界掃描加上拉，F(xiàn)PGA 在這種模式下所有的I/O 只在配置期間有效。在配置完成后，不用的I/O 將被浮空M2，M1，M0 三個(gè)選擇開(kāi)關(guān)對(duì)應(yīng)于ML507 開(kāi)發(fā)板上的SW3開(kāi)關(guān)中的4，5，6位，在FPGA 上電之前將上述開(kāi)關(guān)撥為0，0，1狀態(tài)。
